تکنولوژی‌های بسته‌بندی پیشرفته (Advanced Packaging) به ستون فقرات طراحی پردازنده‌های مدرن تبدیل شده‌اند. اینتل با تکیه بر دو فناوری استراتژیک EMIB و Foveros، در حال تغییر پارادایم تولید تراشه‌های چند‌تراشه (Multi-chiplet) است تا محدودیت‌های فیزیکی یکپارچگی سیلیکونی را پشت سر بگذارد.
معماری EMIB: پل‌های سیلیکونی در خدمت تراشه‌های عظیم
فناوری Embedded Multi-die Interconnect Bridge (EMIB) اینتل، روشی کارآمد برای اتصال تراشه‌ها بدون نیاز به میان‌اندازهای (Interposer) بزرگ و گران‌قیمت سیلیکونی است. اینتل به جای استفاده از یک لایه واسط کامل، از پل‌های کوچک سیلیکونی تعبیه‌شده در بستر (Substrate) استفاده می‌کند. با پیشرفت این فناوری، فاصله بین اتصالات (Bump Pitch) از ۵۵ میکرون در نسل اول به ۳۶ میکرون و در نهایت به سمت ۲۵ میکرون و کمتر حرکت کرده است تا چگالی اتصال (Shoreline Density) به شکل چشم‌گیری افزایش یابد.
تکامل Foveros و گذار به پیوند مستقیم مس-به-مس
فناوری Foveros که از سال ۲۰۱۹ با پردازنده‌های Lakefield معرفی شد، اکنون به خانواده‌ای گسترده از راهکارهای 2.5D و 3D تبدیل شده است. نقطه عطف این مسیر، Foveros Direct 3D است که با حذف لحیم‌کاری‌های مرسوم و بهره‌گیری از اتصال هیبریدی مس-به-مس (Cu-to-Cu)، امکان دستیابی به گام اتصالی زیر ۱۰ میکرون و چگالی بیش از ۱۰ هزار اتصال در هر میلی‌متر مربع را فراهم می‌کند. این فناوری نه تنها باعث کاهش تاخیر و مصرف انرژی (زیر 0.05 pJ/bit) می‌شود، بلکه با ایجاد مسیرهای حرارتی پیوسته، چالش دفع حرارت در پشته‌های سه‌بعدی را نیز تا حد زیادی مرتفع می‌سازد.
مشخصات فنی و مقایسه‌ای نسل‌های بسته‌بندی
- فناوری EMIB: استفاده از پل‌های محلی برای اتصال منطق به حافظه (HBM)، پشتیبانی از بستر ارگانیک و در آینده بستر شیشه‌ای (Glass Core).
- Foveros Direct 3D (Gen 1): گام اتصالی ۹ میکرون، اتصال مستقیم مس-به-مس، بدون نیاز به برآمدگی‌های لحیمی.
- Foveros Direct 3D (Gen 2): گام اتصالی ۳ میکرون، چگالی بیش از ۱۰۰ هزار اتصال در میلی‌متر مربع.
- EMIB 3.5D: معماری ترکیبی که از Foveros برای یکپارچگی عمودی و EMIB برای ارتباط افقی بین ماژول‌ها بهره می‌برد.
معماری EMIB 3.5D؛ فراتر از مرزهای سیلیکون
ترکیب EMIB و Foveros که اینتل آن را EMIB 3.5D می‌نامد، به شرکت اجازه می‌دهد تا با ادغام پشته‌های سه‌بعدی با لینک‌های افقی پرسرعت، پردازنده‌هایی با ده‌ها میلیارد ترانزیستور بسازد. این معماری به عنوان مثال در پردازنده Ponte Vecchio برای کاربردهای محاسبات سنگین (HPC) به کار گرفته شده است. اینتل در نقشه‌راه خود برای سال‌های ۱۴۰۶ تا ۱۴۰۸ خورشیدی (۲۰۲۷ تا ۲۰۳۰ میلادی)، بر روی استفاده از بستر شیشه‌ای در EMIB-T متمرکز است که پایداری حرارتی و مکانیکی بهتری را برای بسته‌های با ابعاد ۱۲ برابر رتیکل (Reticle) فراهم می‌کند.
نتیجه‌گیری
اینتل با استراتژی چند‌تراشه‌ای خود، تمرکز را از «مقیاس‌گذاری ترانزیستوری» به سمت «بهینه‌سازی معماری بسته‌بندی» تغییر داده است. در حالی که فناوری‌هایی نظیر CoWoS شرکت TSMC رقیب اصلی در فضای 2.5D محسوب می‌شوند، رویکرد ترکیب پل‌های EMIB با اتصال هیبریدی Foveros Direct، انعطاف‌پذیری بی‌نظیری برای طراحی سیستم‌های هوش مصنوعی در مقیاس بسیار بزرگ فراهم آورده است.
